El procesador Tile64 es 10 veces más potente que los Xeon y 40 veces que los Texas Instruments, alberga nada menos que 64 núcleos. De arquitectura RISC, con una red de interconexión entre los núcleos con un ancho de banda máx. de 32 Tbytes/Seg, cada ‘baldosa’ (tiles) dispone de un ancho de 500 Gbytes/Seg. Los núcleos funcionan entre los 600-1000 MHz, y disponen de una caché L1 de 8 KB y de una L2 de 64 KB. Los desarrolladores de software pueden hacer que esas cachés conjuntas de de todos los núcleos actúen como una caché L3 de 5 Mbytes.
Comentarios
Por lo visto, estos micros están orientados a routers, switches y set top boxes, y tienen especial interés en equipos en los que sea necesario decodificar gran cantidad de datos de forma casi instantánea, como ocurre en el caso de las emisiones de alta definición.
Os imaginais un router con emule, bittorrent, ... integrado con un disco duro y bajando a toda leche con un QoS que os permita navegar a la vez que os aloja, seria la leche tener uno de esos.
Algunas fotos mas:
http://www.noticias3d.com/imagenes/noticias/200708/tilera_425.jpg
http://www.noticias3d.com/imagenes/noticias/200708/tilera2_425.jpg
http://www.noticias3d.com/imagenes/noticias/200708/tilera3_425.jpg
Yo lo que no entiendo es por qué utilizan una arquitectura de malla cuando hacer un toro supone un pequeño esfuerzo adicional y una mejora del rendimiento sustancial....Aunque bueno, viendo que van a ser tan específicos en su uso está muy bien pensado porque la comunicación se dará sobre todo entre los núcleos contiguos =)
Posiblemente sea en una generación próxima. AMD con la adquisición de ATI debería de tener mas experiencia en este sentido para el futuro, aunque quien sabe que nos depara Intel.
Pero se podrá jugar al buscaminas ¿no?
#2 Tendrás que compilarlo primero para RISC...